Hi3521DV200
Hi3521DV200 H.265 编解码AI 处理器

主要特点
处理器内核
ARM Cortex A7 四核@1.2GHz
−32KB L1 I-Cache ，32KB L1 D-Cache
−256KB L2 Cache
− 支持NEON/FPU
多协议视频编解码
H.265 Main Profile, Level 5.0 编码
H.265 Main Profile, Level 5.0 解码
H.264 Baseline/Main/High Profile ，Level 5.1 编码
H.264 Baseline/Main/High Profile ，Level 5.1 解码
MJPEG/JPEG Baseline 编解码
视频编解码处理
H.265/H.264&JPEG 多码流编解码性能：
−4x1080p@30fps H.265/H.264 编码+4xD1@30fps
H.265/H.264 编码+4x1080p@30fps H.265/H.264 解
码+4x1080p@2fps JPEG 编码
−8x1080p@15fps H.265/H.264 编码+8xD1@30fps
H.265/H.264 编码+8x1080p@15fps H.265/H.264 解
码+8x1080p@2fps JPEG 编码
支持CBR/VBR/AVBR/CVBR/FIXQP/QPMAP/QVBR
七种码率控制模式
输出码率最高20Mbps
支持感兴趣区域（ROI ）编码
支持彩转灰编码
SVP（Smart Vision Processing）
神经网络推理引擎（NNIE ）
− 支持多种神经网络
−0.8Tops 运算性能
− 支持完整的API 和工具链
− 支持人脸检测/ 识别、目标检测/ 跟踪等多种应用
智能视觉引擎（IVE ）
− 支持目标跟踪
矩阵运算单元（MAU ）
− 支持单精度/ 半精度浮点
− 支持特征向量比对
视频与图形处理
支持de-interlace 、锐化、3D 去噪、动态对比度增
强、马赛克处理等前、后处理
支持视频、图形输出抗闪烁处理
支持视频1/15 ～16x 缩放
支持图形1/2 ～2x 缩放
支持4 个遮挡区域
支持8 个区域OSD 叠加
视频接口
视频输入接口
− 支持4 个MIPI D-PHY 接口
MIPI0/1 支持4 条lane
MIPI2/3 支持2 条lane
支持24lane 和42lane 两种工作模式
每条lane 最高速率为1.5Gbps
支持单路输入或2 路复用/4 路复用输入
可复用为4 个8bit BT.656 接口
− 每2 个BT.656 接口可组成1 个16bit BT.1120 接口
−BT.656 和BT.1120 均支持148.5MHz 双沿采样
− 支持16 个视频输入通道
− 支持8 路在线视频缩放
− 支持同时输出原始图像和缩放后图像
− 最大输入性能：8 路1080p@30fps （或相同数据量
的4M/5M/4K 图像）
视频输出接口
− 支持1 个HDMI 1.4b 高清输出接口，最大输出
3840x2160@30fps
− 支持1 个VGA 高清输出接口，最大输出
2560x1600@60fps
− 支持1 个BT.1120/BT.656 数字输出接口，最大输出
能力分别为1080p@60fps/1080p@30fps
− 支持1 个CVBS 标清输出接口，支持PAL/NTSC 制
式输出
− 支持2 个独立高清输出通道（DHD0 、DHD1 ）
支持任意两个高清接口非同源显示
DHD0 支持16 画面分割
DHD1 支持16 画面分割
− 支持1 个独立标清输出通道（DSD0 ）
− 支持1 个PIP 层，可与DHD0 或DHD1 叠加
− 支持2 个GUI 图形层，支持ARGB1555 、
ARGB4444 或ARGB8888 格式，分别用于DHD0 和
DHD1
− 支持1 个特殊图形层，支持CLUT2/CLUT4 ，可绑
定DHD0 、DHD1 或DSD0
− 支持1 个硬件鼠标层，格式为ARGB1555 、
ARGB4444 或ARGB8888 可配置，最大分辨率为
256x256
音频接口
3 个单向I
2
S/PCM 接口
−2 个输入，支持20 路复合输入
−1 个输出，支持双声道输出
网络接口
1 个百兆以太网接口
− 集成FE PHY
− 支持10/100Mbit/s 半双工或全双工
− 支持TSO ，降低CPU 开销
安全引擎
支持AES 128/192/256 bit 加解密算法
支持RSA 2048/4096 bit 加解密算法
支持SHA1/SHA224/SHA256/HMAC_SHA1/
HMAC_SHA224/HMAC_SHA256
支持OTP ，提供28Kbit 用户可烧写空间
支持硬件真随机数发生器
支持安全启动
支持安全内存隔离
外围接口
2 个SATA3.0 接口

Hi3521DV200
Hi3521DV200 H.265 编解码AI 处理器

3 个USB 2.0 Host 接口
5 个UART 接口，其中1 个支持4 线
2 个SPI 接口
支持1 个IR 接口
支持2 个I
2
C 接口
支持多个GPIO 接口
存储器接口
1 个32bit DDR4/DDR3 接口
−DDR4 最高时钟频率1333MHz
−DDR3 最高时钟频率1066MHz
− 最大容量支持3GB
1 个SD/MMC 接口
− 支持eMMC5.0
− 支持HS400 （150MHz 双沿）
− 支持SDIO2.0 和SDIO 3.0
− 支持SD2.0 卡
SPI NOR Flash/ SPI NAND Flash 接口
− 支持2 个片选，可分别接不同类型的Flash
− 对于SPI NOR Flash
支持1 、2 、4 线模式
支持3Byte 、4Byte 地址模式
支持最大容量：256MB
− 对于SPI NAND Flash
支持SLC Flash
支持2KB/4KB 页大小
支持8/24bit ECC （ECC 以1KB 为单位）
支持最大容量：2GB
独立供电RTC
RTC 可通过电池独立供电
多种启动模式可配置
支持从BootROM 启动
支持从SPI NOR Flash 启动
支持从SPI NAND Flash 启动
支持从eMMC 启动
SDK
支持Linux SMP 32bit
提供多种协议的音频编解码库
提供H.265/H.264 的高性能PC 解码库
芯片物理规格
功耗
− 典型场景（4 路1080p@30fps 编码+ 4 路
1080p@30fps 解码+ 深度学习智能算法）功耗：
3.3W
− 支持多级功耗控制
工作电压
− 内核电压为0.9V
−CPU 电压为1.0V
−IO 电压为1.8V/3.3V
−DDR4 接口电压为1.2V
− DDR3 接口电压为1.5V
封装
−RoHS ，TFBGA
− 管脚间距：0.8mm
− 封装大小：19mmx19mm
− 工作温度：0 °C ~ 70 °C

Hi3521DV200
Hi3521DV200 H.265 编解码AI 处理器

功能框图

Hi3521D V200 是针对多路高清/ 超高清（1080p/4M/5M/4K ）DVR 产品应用开发的新一代专业SoC 芯片。Hi3521D V200 集成
了ARM Cortex-A7 四核处理器和性能强大的神经网络推理引擎，支持多种智能算法应用。同时，Hi3521D V200 还集成了多
路MIPI D-PHY 接口输入，突破了数字接口的视频输入性能瓶颈，提供两倍于前代产品的视频输入能力。另外，H.265 视频
编解码引擎、视频图像处理的算法效果及性能得到了进一步提升。结合丰富的外围设备及高速接口，该SoC 芯片为客户产
品提供了高性能、优异图像质量的模拟高清DVR 解决方案，广泛用于模拟高清监控市场。

单片Hi3521D V200 DVR 解决方案
8x1080p DVR
8x1080p@15fps H.265/H.264 编码+8xD1@30fps H.265/H.264 编码+8x1080p@15fps H.265/H.264 解码+8x1080p@2fps
JPEG 编码
8x1080p@30fps 实时视频输入+ 实时预览+ HDMI 4K*2K@30fps 显示输出
多路智能分析（人/ 车检测、人脸检测、人脸比对等）

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。